Chartered og IBM sammen om 22 nm

[int20h]

Chartered og IBM inngår et samarbeid om 22 nm-teknikk.

 

Les mer

[Anders Jensen]

Begynner å bli spennende nå. Det er ikke mye som skal gå galt for at 22nm blir den minste nodestørrelsen på CMOS, men det er vel antatt at 16nm skal gå greit. I alle fall for de applikasjoner som er mer kritisk på ytelse enn effektforbruk.

 

Forøvrig er denne 22nm prosessen bulk CMOS altså ikke SOI. Jeg hadde kanskje trodd at FD-SOI ville være å foretrekke hvis en først skal ta steget til 22nm, men forstår at de ikke fortsetter med PD-SOI. Lekkasje kan bli et enormt problem på 22nm.

 

Også spennende å se om det blir immersion lithography eller EUV. Vil vel tro at EUV kan bli en nødvendighet for å få tilstrekkelig yield.

[leifeinar]

spennende ja, bare litt synd at det er såpass langt frem i tid. hadde vært arti og sett dagens high end komponenter på 22nm. en Q6600 og et 8800gtx...

 

er strømforbruk ved krymping tilnermet lineært? hvis man ser på CELL, bruker 200W ved 90nm, 130W ved 65nm, osv kan jeg sette opp en liten graf og se hva den bruker på 22nm? eller ?

[Simen1]

Effektforbruk er ikke lineært med nodestørrelsen nei. I så fall burde en Pentium III gått fra 25W til 18W ved overgangen fra 250 til 180 nm og blitt 13W ved overgangen til 130nm og Pentium4 burde gått fra 100W ved 180nm til 70W ved 130nm og videre til 50W ved 65nm. Core 2 Quad burde på samme måte gått fra 95W ved 65nm til 65W ved 45nm. Det vet vi ikke har skjedd.

 

I "gamle dager" førte krymping til en direkte nedgang i effektforbruket (forutsatt samme type brikke, rent nedkrympet). Men i de senere år har strømlekkasjer blitt et økende problem. Det skyldes at krymping også krymper isolasjonsmaterialene i prosessoren. Jo tynnere isolasjonsmaterialene blir jo mer strømlekkasjer blir det. Som AJ nevner kan lekkasjer bli et enormt problem på 22nm.

 

AJ, husker du hvor du fant den grafen over nodestørrelse vs prosentandel effekt tapt i form av lekkasjer? Den som pekte ganske kraftig oppover allerede fra ca 65nm.

[Anders Jensen]

finner et slikt diagram litt nedover i denne lenken.

http://www.chipdesignmag.com/display.php?a...6&issueId=6

Men det er jo en del forutsetninger som en må ta hensyn til her. F.eks kommer nye materialer og en kan gjøre mye ved å velge lavere driftspenning med lavere ytelse som en konsekvens. Derfor er det ikke noe fasitsvar på hvor mye som er lekkasje og hvor mye som går til å svitsje transistorene. Det kommer helt an på materialvalg og geometrier i prosessen, kretsdesignet kan påvirke lekkasjen mye og til slutt hvilken driftspenning som benyttes.

Endret 3. april 2008 av Anders Jensen

[Theo343]

finner et slikt diagram litt nedover i denne lenken.

http://www.chipdesignmag.com/display.php?a...6&issueId=6

Men det er jo en del forutsetninger som en må ta hensyn til her. F.eks kommer nye materialer og en kan gjøre mye ved å velge lavere driftspenning med lavere ytelse som en konsekvens. Derfor er det ikke noe fasitsvar på hvor mye som er lekkasje og hvor mye som går til å svitsje transistorene. Det kommer helt an på materialvalg og geometrier i prosessen, kretsdesignet kan påvirke lekkasjen mye og til slutt hvilken driftspenning som benyttes.

Så overklokking blir en farligere lek jo mindre ting blir, med tanke på tilhørende vcore økning. Kanskje vi allerede nå kan si at "65 og 45nm var de beste klokkerne... husker dere det gutta".

Endret 3. april 2008 av Theo343

[Simen1]

Det er vel en tommelfingerregel om maksimalt +30% Vcore for overklokkere med god vannkjøling. Siden standard Vcore synker for hver nodestørrelse så blir nok det å følge etter.

 

Grovt forenklet guide til "trygge" spenninger ved overklokking:

350nm 2,5V -> 3,3V

250nm 2,2V -> 2,6V

180nm 1,8V -> 2,2V

130nm 1,6V -> 2,0V

90nm 1,4V -> 1,7V

65nm 1,25V -> 1,5V

45nm 1,1V -> 1,4V

32nm 0,95V -> 1,2V

[Malvado]

Det er vel en tommelfingerregel om maksimalt +30% Vcore for overklokkere med god vannkjøling. Siden standard Vcore synker for hver nodestørrelse så blir nok det å følte etter.

 

Grovt forenklet guide til "trygge" spenninger ved overklokking:

350nm 2,5V -> 3,3V

250nm 2,2V -> 2,6V

180nm 1,8V -> 2,2V

130nm 1,6V -> 2,0V

90nm 1,4V -> 1,7V

65nm 1,25V -> 1,5V

45nm 1,1V -> 1,4V

32nm 0,95V -> 1,2V

 

Ting blir med andre ord mer komplisert for overklokkerne og jeg tipper at det blir langt letter å ta livet av cpu med litt ekstra spenning.

[Anders Jensen]

Det er vel en tommelfingerregel om maksimalt +30% Vcore for overklokkere med god vannkjøling. Siden standard Vcore synker for hver nodestørrelse så blir nok det å følte etter.

Siden lekkasje gjerne skalerer med v^3 eller mer så er det også en tommelfingerregel at den prosentsatsen må reduseres for hver generasjon. Litt avhengig av hvor aggressiv produsenten er til å presse Vcore selvfølgelig, men hvis de skal holde seg konsekvent 30% under maks Vcore vil de til slutt legge igjen alt for mye ytelse pga lekkasje skaleringen.

[Theo343]

Veldig gode innspill dette Simen1 og Anders Jensen

[Stigma]

Det er vel en tommelfingerregel om maksimalt +30% Vcore for overklokkere med god vannkjøling. Siden standard Vcore synker for hver nodestørrelse så blir nok det å følte etter.

 

Grovt forenklet guide til "trygge" spenninger ved overklokking:

350nm 2,5V -> 3,3V

250nm 2,2V -> 2,6V

180nm 1,8V -> 2,2V

130nm 1,6V -> 2,0V

90nm 1,4V -> 1,7V

65nm 1,25V -> 1,5V

45nm 1,1V -> 1,4V

32nm 0,95V -> 1,2V

 

Ting blir med andre ord mer komplisert for overklokkerne og jeg tipper at det blir langt letter å ta livet av cpu med litt ekstra spenning.

 

Øøøøh... mer komplisert? Hva er det som er mer komplisert da? Det er jo bare snakk om at spenningene må settes prosentmessig lavere både som stock og når man overklokker. Det er jo ikke noe mer "komplisert" nå å overklokke en 45nm fremfor en 65nm, så hvorfor skulle en 32nm eller 22nm bli noe mer vrien? Denne logikken tok jeg ikke i det hele tatt.

 

-Stigma

Endret 15. april 2008 av Stigma

[Malvado]

Øøøøh... mer komplisert? Hva er det som er mer komplisert da? Det er jo bare snakk om at spenningene må settes prosentmessig lavere både som stock og når man overklokker. Det er jo ikke noe mer "komplisert" nå å overklokke en 45nm fremfor en 65nm, så hvorfor skulle en 32nm eller 22nm bli noe mer vrien? Denne logikken tok jeg ikke i det hele tatt.

 

-Stigma

 

Det er langt lettere at ting går galt når man har mindre marginer å leke med, et veldig godt eksempel er at hvis man før hadde 0.4V å gå på før ting sa pop (med ekstremkjøling) har man plutselig nå kun 0.3-0.25 å leke med før ting kan si pop...

 

Dette krever jo langt mer erfaring fra brukeren sin side og at han ser raskt hva som er maks Vcore med den kjøleløsning og overklokk han har valgt, å tyne cpu det lille ekstra med å sette opp Vcore med "kun" 0.1 kan være katastrofalt i noen tilfeller.

 

Uansett vi får se hvordan dette toner seg ut når cpu'ene er ute, alt blir avhengig av hvilke løsninger som har blitt tatt i bruk med tanke på lekasje.

[Simen1]

Det er langt lettere at ting går galt når man har mindre marginer å leke med, et veldig godt eksempel er at hvis man før hadde 0.4V å gå på før ting sa pop (med ekstremkjøling) har man plutselig nå kun 0.3-0.25 å leke med før ting kan si pop...

Tja, folk lærer nok forskjellen på prosent og absoluttverdier jevnt og gradvis. For 15 år siden var det ok å sette opp spenningen med 0,7 selv uten vifte på prosessorkjøleren. Det betyr jo ikke at folk har like mikroskopiske kjølere og setter opp spenninga med 0,7 volt nå og ødelegger prosessorer så det suser etter. Det tar jo flere år mellom f.eks 0,4 volt akseptabelt blir til 0,3 volt akseptabelt.

 

Derimot vil overklokkere fortsatt ha de samme 20-30% ekstra spenning å leke seg med.