Gå til innhold

Flytter til 28 nm i år


Anbefalte innlegg

Videoannonse
Annonse

Høres noe optimistisk ut dette.

 

Når det gjelder reelle produkter så er vel standarden omtrent slik:

1) Fungerende SRAM prototyp lanseres

2) Ca ett år senere kommer første komplekse prototyp chip som CPU ol. og det kommer minnemoduler, gjerne SRAM i noe kvantum.

3) Ca et halvt år senere kommer komplekse chiper i noe kvantum

4) Ca et halvt år senere er det full produksjon, men litt dårlig yield

5) Ca 2 år senere er yield så bra som det lønner seg og en begynner å tenke på utfasing om noen år.

 

Tidsforløp kan nok variere noe, men rekkefølgen er ganske vanlig.

Lenke til kommentar

Vil ikke Bulldozer kommer før Bobcat i følge veikartet? High performance (Bulldozer) før Super Low Power (Bobcat)? Eller må jeg opp ett hakk, altså at Bulldozer hører hjemme under Super High Performance? Ble litt usikker, Bobcat vil jo være meget effektgjerrige.

 

Grønn = Bulldozer, gul = Bobcat?

Lenke til kommentar
Sååå om ti år går de på 10 nm?

Storskala litografi på 10nm vil nok være mulig innen 10år om EUV kilder blir kraftige nok. Det spørs imidlertid om lekkasjestrømmene gjør 10nm lite attraktive for lav effekt design. Jeg tror integrering ved bygging i høyden blir viktigere enn å jage nodestørrelser ned mot 10nm. Det gir også vesentlige fordeler pga. kortere fysiske avstander, men effekttetthet blir en utfordring.

Endret av Anders Jensen
Lenke til kommentar
Gjest Slettet+513
Sååå om ti år går de på 10 nm?

Storskala litografi på 10nm vil nok være mulig innen 10år om EUV kilder blir kraftige nok. Det spørs imidlertid om lekkasjestrømmene gjør 10nm lite attraktive for lav effekt design. Jeg tror integrering ved bygging i høyden blir viktigere enn å jage nodestørrelser ned mot 10nm. Det gir også vesentlige fordeler pga. kortere fysiske avstander, men effekttetthet blir en utfordring.

 

Så hva er det disse lekkasjestrømmene gjør for noe?

Endret av Slettet+513
Lenke til kommentar
Gjest Slettet+513
Ved 16nm vil vel elektronene begynne å tunnelere i enormt omfang og man må tenke i helt andre baner og måter å lage transistorer på.

 

Så man må begynne å bygge i etasjer for å unngå det?

Ikke mye jeg vet om hardware men kortlivet hardware vil ingen ha. :)

Endret av Slettet+513
Lenke til kommentar
Ved 16nm vil vel elektronene begynne å tunnelere i enormt omfang og man må tenke i helt andre baner og måter å lage transistorer på.

 

Så man må begynne å bygge i etasjer for å unngå det?

Ikke mye jeg vet om hardware men kortlivet hardware vil ingen ha. :)

 

 

Vel, det er vanskelig å si hva de finner ut, dette er jo snakk om kvantemekanikk. LSD vil ikke engang få det til å gi mening.

 

Dersom porten eller "gaten" til transistoren blir for kort vil elektronene rett og slett dukke opp på andre siden. Vi vet jo at tunneleringen sannsynligvis er det som er det fundamentale i hvordan hjernen vår og mye av det uforklarlige i biologi fungerer, så hvorfor ikke jobbe med å utnytte dette merkverdige fenomenet til vår fordel.

 

doofus

Endret av doofus
Lenke til kommentar

Snotrus: Lekkasjestrømmer er her definert som strømmer som går der eller når en ikke vil at det skal gå noe strøm. De bidrar ikke til noe prosessering, men bidrar til effektforbruket. Altså er de negative for ytelse/watt.

 

Lekkasjer ble først et stort problem på 90nm. Siden den gang har en håndtert problemet ved å lage prosessorer med flere kjerner i steden for raskere kjerner som ville presset kretsdesignet mye mer og dermed fremprovosert store mengder lekkasje. Det er ikke tilfeldig at vi har ligget på ca 3GHz siden 90nm CMOS ble introdusert.

Lenke til kommentar
Så hva er det disse lekkasjestrømmene gjør for noe?
Så man må begynne å bygge i etasjer for å unngå det? Ikke mye jeg vet om hardware men kortlivet hardware vil ingen ha. :)

Man unngår ikke lekkasjestrømmer ved å bygge i høyden, men bygging i høyden er en alternativ måte å pakke transistorer tettere på. En metode som i motsetning til tettere transistorer i 2D, ikke vil øke lekkasjestrømmene. Hittil har det bare vært om å gjøre å pakke transistorene tett i 2 dimensjoner ved å krympe kretsene. Krymping av kretser og isolasjonen mellom kretsene fører til økt lekkasje gjennom isolasjonen.

 

Stabling i høyden foregår i DRAM og flash-industrien, men hittil er det så vidt jeg vet ikke gjort i stor skala med prosessorer.

Lenke til kommentar

Opprett en konto eller logg inn for å kommentere

Du må være et medlem for å kunne skrive en kommentar

Opprett konto

Det er enkelt å melde seg inn for å starte en ny konto!

Start en konto

Logg inn

Har du allerede en konto? Logg inn her.

Logg inn nå
  • Hvem er aktive   0 medlemmer

    • Ingen innloggede medlemmer aktive
×
×
  • Opprett ny...