IBM eDRAM øker minneytelsen

[int20h]

Nylig annonserte IBM en spennende minnetype som kan doble systemytelsen.

Les mer

[Simen1]

Ifølge selskapets egne uttalelser er den fysiske størrelsen bare 1/3 av SRAM og gjør at man kan øke båndbredden med det dobbelte.

Det hadde vært interessant å se:

- Hva de sammenligner tettheten med

- Hva de sammenligner båndbredden med

 

Hvorfor nevner de ikke latency? Er den så dårlig at de hysjer seg stille forbi dette viktige punktet? (Det er forsåvidt ikke overraskende om de gjør det fordi DRAM-baserte minneceller generelt er mye tregere i respons enn SRAM)

 

Med tanke på båndbredde og latency tror jeg nok denne cachen egner seg mye bedre for nettverksutstyr, GPUer og videoprosesseringsutstyr (f.eks full-HD videokameraer), enn for CPU.

[Anders Jensen]

Latency på DRAM er nok ikke mye å juble for nei. Ellers har jeg mer tro på konsepter der en legger DRAM i lag oppå CPU i steden for å produsere det i samme lag som logikk transistorene. Da slipper en å kompromisse på CMOS prosessen som har veldig forskjellig optimalisering for DRAM og logikk transistorer. En får også mye lavere avstander når en stacker i høyden.

[magnemoe]

Latency på DRAM er nok ikke mye å juble for nei. Ellers har jeg mer tro på konsepter der en legger DRAM i lag oppå CPU i steden for å produsere det i samme lag som logikk transistorene. Da slipper en å kompromisse på CMOS prosessen som har veldig forskjellig optimalisering for DRAM og logikk transistorer. En får også mye lavere avstander når en stacker i høyden.

7975883[/snapback]

Hvorfor legge oppå? det virker kronglete og vil skape problemer med kjøling, ser ikke på dette som relevant for prosessorer som ikke trenger kjøling, må være bedre å legge den ved siden på sokelen.

Lurrer på om dette er tiltenkt store servere? vet ikke om vanlige brukere har noe å tjene på å få 5* mer level 2 eller 3 cache hvis den er tregere en i dag.

 

For servere hvor mange prosesser henter data i et stort minne kan jeg tenke meg at det er nyttig.

 

Hvor mye ytelseforbedring regnes med økning 1-2-4 mb cache for desktop bruk på fks core2duo?

[Brusfantomet]

For C2D er ytelsesfobedringen fra 0 til 15 % mener jeg og huske, enda mindre på K8

[Simen1]

Hvorfor legge oppå?

A.J. har akkurat forklart hvorfor.

 

det virker kronglete og vil skape problemer med kjøling,

Vil det det? 0,3mm med Si er ikke akkurat betydningsfullt når det kommer til varmeledningevne, og minnet i seg selv utvikler nok lite varme.

 

ser ikke på dette som relevant for prosessorer som ikke trenger kjøling, må være bedre å legge den ved siden på sokelen.

Hvorfor mener du det vil være bedre? Mener du at du tar hensyn til alle sider av saken nå eller kun varme?

 

Lurrer på om dette er tiltenkt store servere?

Hvis det implementeres i f.eks Power så kan det godt brukes i store servere ja.

 

vet ikke om vanlige brukere har noe å tjene på å få 5* mer level 2 eller 3 cache hvis den er tregere en i dag.

Det har du nok rett i, men så har ikke denne artikkelen eller eDRAM handlet om vanlige brukere og desktop-prosessorer heller.

 

For servere hvor mange prosesser henter data i et stort minne kan jeg tenke meg at det er nyttig.

Ja, det kan nok være nyttig, men også for få prosessorer med separat og/eller lite minne. Det hele kommer nok veldig an på applikasjonene.

 

Hvor mye ytelseforbedring regnes med økning 1-2-4 mb cache for desktop bruk på fks core2duo?

7976101[/snapback]

For Core 2 Duo er forskjellen på 2 og 4 MiB fra 0-20 % med 3-5 % som vanlige tall.

For K8 ser man tilsvarende forskjeller på 0,5 og 1 MiB. (Det er foreløbig ingen K8 med en enkelt L2 cache på over 1 MiB.)

 

Men ikke tenk så mye på L2 siden eDRAM neppe har lav nok latency til å kunne konkurrere der. Tenk mer på det som en L3-cache eller ”stream-cache” til high-end nettverksutstyr osv.

[Dr_VingTor]

Fra IMB sin side:

 

eDRAM Specifications

Among the specifications of IBM’s high-performance eDRAM technology:

 

 

cell size: 0.126 mm2

Power supply: 1 V

availability: 98.7%

Tile: 1K RowX16 Col X146 (2Mb)

AC power: 76 mW

standby keep alive Power: 42 mW

Random cycle time: 2ns

Latency: 1.5ns

 

http://www-03.ibm.com/press/us/en/pressrelease/21074.wss

 

 

uten å ha lest for mye på det trur jeg den økte ytelsen de snakker om kommer fra to steder. eDRAM tar mindre plass enn SRAM, ergo er det plass til mere av den. Siden du kan pakke inn mer kan du også bruke større bredde på bussene som er tilkoblet RAMen (f.eks. 64 bits ord i stede for 32 bit osv.). Siden du har større bredde på bussen kan du flytte mer data selv om selve eDRAMen er tregere enn SRAM og du vil tilsynelatende ha større båndbredde.

 

Når det er sagt trur ikke jeg heller det er snakk om L1 eller L2 cache her. En prosessor vil ha data med engang den spør etter den og det er ikke mulig med DRAM, så SRAMen forsvinner nok ikke med det første. (med mindre de har funnet på noe utrolig smart de ikke har sagt noe om)

[Brusfantomet]

AC power? er den vekselstrøm eller er det hvor mye effekbruken varierer? (altså at den bruker 42 mW i standby men 42 mW + 76 mW når den jobber)

[Simen1]

cell size: 0.126 mm2

Her er det vel en alvorlig benevningsfeil eller så må jeg ha missforstått noe. 1 Byte per kvadratmillimeter er jo helt på jordet elendig tetthet. Regner med de mener kvadratmikrometer i stedet for kvadratmillimeter.

 

Latency: 1.5ns

7977484[/snapback]

Det er jo svært bra til å være DRAM, men fortsatt en lett match for SRAM. Egentlig er det litt bedre enn jeg hadde forventet.

 

Dette ser ut til å bli en sterk utfordrer til Z-ram. (Teknologi-oversikt)

[Anders Jensen]

1.5ns tilsvarer 4,5 sykluser på en 3GHz CPU. så tar jo lookup i tabs noe tid avhengig av størrelse og assosiativitet og transport langsetter brikken tar noe tid avhengig av avstanden. For store L3 cache implementasjoner så kan faktisk DRAM tjene inn litt latency på transport latency fordi den er fysisk mindre ved samme kapasitet. For L1 og L2 blir imidlertid DRAM alt for pinglete. 4,5 sykluser bare på DRAM array er jo totalt uaktuelt for L1 og svært uheldig for L2.

[snorreh]

Hva er likhetene/forskjellene på IBMs eDRAM og Innovative Silicons Z-RAM:

http://www.hardware.no/nyheter/prosessor/m...e_for_amd/22819

 

Noen som vet?

[Simen1]

Hva er likhetene/forskjellene på IBMs eDRAM og Innovative Silicons Z-RAM:

http://www.hardware.no/nyheter/prosessor/m...e_for_amd/22819

 

Noen som vet?

7978297[/snapback]

Det står mange sammenligninger i denne presentasjonen, men merk at det er Silicon image som gjør sammenligningen mellom sin egen Z-ram og konkurrentens eDRAM så det er jo gitt på forhånd hva konklusjonen deres er. Men det går likevel an å hente ut en del informasjon. F.eks er det et godt tegn at de aktivt sammenligner seg med eDRAM i stedet for noe dårligere. Det meste som står der er nok ganske så korrekt, men man kan alltids lure på hva som ikke er tatt med.

 

Jeg vet ikke helt hva jeg skal tro er best av de to, de virker ganske jevne, men med en aning ulikt fokus (SOI vs. vanlig, Høy tetthet vs. litt lavere tetthet og litt raskere respons)

[snorreh]

Hva er likhetene/forskjellene på IBMs eDRAM og Innovative Silicons Z-RAM:

http://www.hardware.no/nyheter/prosessor/m...e_for_amd/22819

 

Noen som vet?

7978297[/snapback]

Det står mange sammenligninger i denne presentasjonen, men merk at det er Silicon image som gjør sammenligningen mellom sin egen Z-ram og konkurrentens eDRAM så det er jo gitt på forhånd hva konklusjonen deres er. Men det går likevel an å hente ut en del informasjon. F.eks er det et godt tegn at de aktivt sammenligner seg med eDRAM i stedet for noe dårligere. Det meste som står der er nok ganske så korrekt, men man kan alltids lure på hva som ikke er tatt med.

 

Jeg vet ikke helt hva jeg skal tro er best av de to, de virker ganske jevne, men med en aning ulikt fokus (SOI vs. vanlig, Høy tetthet vs. litt lavere tetthet og litt raskere respons)

7978426[/snapback]

Takk for den, meget interessant!

 

Spørsmålet som stiller seg nå blir om AMD kommer til å bruke Innovative Silicons Z-RAM som de allerede har lisensert eller IBMs eDRAM i sine fremtidige cache-design? AMD og IBM samarbeider jo som kjent tett innen utviklingen av nye produksjonsprosesser.

[Anders Jensen]

Z-RAM som konsept er nok overlegent eDRAM ved at en får bedre tetthet, bedre ytelse og en kan bruke en standard SOI CMOS prosess uten noe ekstra for å implementere minnecellene. eDRAM krever utvidelse av prosessen med flere steg slik at en kan få inn kondensatorene til minnecellene. Problemet med Z-RAM er egentlig bare at det er nytt og uprøvd i stor skala. Det i seg selv er en enorm ulempe på kort sikt, men om en stor nok aktør velger å satse hardt nok kan de få godt betalt på lengre sikt. Som så mye annet her i verden egentlig. I CPU bransjen er all den lavthengende frukta plukket for lengst, men det betyr ikke at all den høythengende er sur.

 

ref. IPF om jeg må be

[snorreh]

Z-RAM som konsept er nok overlegent eDRAM ved at en får bedre tetthet, bedre ytelse og en kan bruke en standard SOI CMOS prosess uten noe ekstra for å implementere minnecellene. eDRAM krever utvidelse av prosessen med flere steg slik at en kan få inn kondensatorene til minnecellene. Problemet med Z-RAM er egentlig bare at det er nytt og uprøvd i stor skala. Det i seg selv er en enorm ulempe på kort sikt, men om en stor nok aktør velger å satse hardt nok kan de få godt betalt på lengre sikt. Som så mye annet her i verden egentlig. I CPU bransjen er all den lavthengende frukta plukket for lengst, men det betyr ikke at all den høythengende er sur.

 

ref. IPF om jeg må be

7978567[/snapback]

Hehe

 

Itanium har vel vært sammenlignet med en ganske kjent gul og sur frukt, men selv foretrekker jeg heller å kalle den en Silicon Albatross

 

Ellers er jeg enig i din analyse av Z-RAM vs. eDRAM, så det blir spennende å se om AMD tør å ta denne cache-teknologien i bruk i fremtidige design. Jeg vil anta at det er den nye design-gruppen til AMD i Fort Collins, tidligere Itanium/PA-RISC-folk forøvrig, som får ansvaret for AMDs fremtidige cache-design. AMD har fortsatt et stykke igjen å gå før de tar igjen Intel på cache-design så jeg ser frem med forventning på hva som vil komme ut av dette etterhvert.

Endret 19. februar 2007 av snorreh

[Simen1]

Jeg sitter og funderer litt på når det gir mest mening for AMD å implementere Z-ram. Kanskje ved prosesskrympingen til 45nm eller ved AMDs andre 45nm-design? Kanskje de har jobbet med det en stund og bare safer med SRAM på første ladning K10 og jobber med en større Z-ram-basert L3-cache allerede på 65nm?

[Anders Jensen]

Jeg sitter og funderer litt på når det gir mest mening for AMD å implementere Z-ram. Kanskje ved prosesskrympingen til 45nm eller ved AMDs andre 45nm-design? Kanskje de har jobbet med det en stund og bare safer med SRAM på første ladning K10 og jobber med en større Z-ram-basert L3-cache allerede på 65nm?

7979045[/snapback]

Tipper de slipper det så fort teknologien er klar for masseproduksjon. Å endre L3 cachen er ikke så veldig stort inngrep i designet.

 

PS opp med humøret snurris du mikser svovel og silisium prekener.