Hvor lang pipeline har Itanium ?

[[Protus]]

Topicen sier vel det meste. Spørr av ren interesse.

[blacktower]

http://www.intel.com/design/Itanium/microarch_ovw/img008.GIF

[Knick Knack]

Mener å huske at Itanium 2 har 8 steg pipeline og Itanium 1 har 10 steg pipeline.

[stigen1]

Det er helt korrekt

[AMDguru1]

Er det ikke sånn at Prescott har 31 steg?

[[Protus]]

Er det ikke sånn at Prescott har 31 steg?

Jo.

 

Så Intel kortet altså ned pipen med Itanium 2 ? Altså for å få bedre ytelse per MHZ, ikke sant ?

[Knick Knack]

' date='18/02/2004 : 21:33']

Er det ikke sånn at Prescott har 31 steg?

Jo.

 

Så Intel kortet altså ned pipen med Itanium 2 ? Altså for å få bedre ytelse per MHZ, ikke sant ?

Det stemmer at de kortet ned lengden på pipen, men jeg har ikke sett noen forklaring på hvorfor. Det kan være f.eks

*Enklere å optimalisere når pipelinen er kort (jeg tror dette er årsaken)

*Ønske om å gjøre kjernen mindre slik at den bedre kan tilpasses fremtidige multicore design (også sannsynlig)

*Ønske om lavere effektforbruk. Det ligger på 130W i dag, med 8 steg pipeline. (jeg tror ikke dette var veldig viktig for IPF, men det var muligens en del av totalvurderingen)

 

Vi kan kanskje vente oss at Itanium får lengre pipeline i fremtiden. særlig for de prosessorene som blir rettet mot workstation segmentet da "fat-core" er å foretrekke her. For servere er "thin-core" populært som aldri før i roadmaps så disse prosessorene er mindre sannsynlig at vil få lange pipelines. En satser heller på mange små kjerner i dette segmentet siden multitasking er langt mer effektivt her.

[Alte-to]

Hvor mange Piplines har en P4 NW da?

[Knick Knack]

Hvor mange Piplines har en P4 NW da?

Det er ikke så greit å si hvor mange den har, men lengden er 20 steg om det var det du egentlig lurte på.

 

Hva antallet eller bredden anngår så har NW 3 issue ports. Det vil si at 3 "rops" som er nesten det samme som en instruksjon kan legges inn i pipen samtidig. (ofte er 1 instruksjon = 1 rop, men enkelte mer CISC aktige instruksjoner kan tilsvare 2 eller 3 rops. Disse benyttes imidlertid svært skjelden av kompilatorer)

 

Det er imidlertid ikke slik at alle mulige kombinasjoner av rops kan legges inn sammtidig siden de ofte benytter de samme ressursene i cpu'en. Til sammenligning har Itanium 2 11 issueports og Itanium 1 har 8 issueports.

Endret 18. februar 2004 av Knick Knack