Trenger hjelp med å forstå klokkepuls

[HJKL]

Hei! 

Jeg studerer digitalteknikk og prøver å skjønne forskjellige tellere etc., men jeg skjønner ikke helt tidsdiagrammene. Er det noen som kan svare meg på hvorfor noen klokkepulser starter høy og noen lav, og hvordan dette påvirker kretsen? Hvordan vet jeg om den starter høy eller lav? Har dette noe å si i det hele tatt?

Jeg forstår heller ikke hvorfor noen utganger endrer tilstand ved falling edge, mens noen endres ved rising edge. Hva avgjør om tilstandene endres ved falling eller rising edge? 

Jeg legger ved noen bilder av de forskjellige tilfellene.

 

[Hårek]

En krets trigges typisk av at flanken på klokkepuls skifter fra lav til høy eller høy til lav. Eller den må gjennom begge (dual-edge-triggered).

Resultatet når du tegner et tidsdiagram blir da forskjellig avhengig av hvilken type flip-flop du har valgt. Hvordan du begynner tegningen har ingenting å si. Poenget er forholdet mellom klokken inn og signalet ut.

https://en.wikipedia.org/wiki/Flip-flop_(electronics)#D_flip-flop

[HJKL]

Men om utgangene skifter tilstand når klokken går fra høy til lav eller omvendt, avgjøres det av hvilken vippe det er?

[Hårek]

Ja. Det er flere typer å velge mellom. Se f.eks på datablad for SN7474, Function Table. Under CLK ser du 'pil opp'. Det betyr at den trigger på leading edge, altså lav til høy.

SN74LS76A er J-K FLIP-FLOP, negative-edge triggered. 

 

I dag vil man jo ikke bruke slike komponenter, men en eller annen mikrokontroller eller FPGA. Da velger man i koden hvilken polaritet trigger skal ha.

[HJKL]

Ok, takk for svar!

I oppgavene får jeg bare skjemaene som jeg la ved bilde av, uten tidsdiagrammet for det skal jeg lage selv utfra kretsen. Hvordan kan jeg da vite hva de trigges av? Er det sånn at J-K-vipper generelt er negative-edge triggered, eller er det bare noen J-K-vipper som er det? 

[Hårek]

Kan være begge deler.  https://www.coursehero.com/file/p19g84g/JK-Flip-Flop-JK-flip-flop-is-an-edge-triggered-device-A-typical-JK-flip-flop/

To av diagrammene dine viser positive-edge trigger, mens fig 8.3 viser klokking på negative. 

Hvis man ikke har spesielle krav ville jeg bare gått ut fra positive-edge som det normale.

[HJKL]

Ok, takk!

[HJKL]

Er det noen som kan hjelpe meg med denne oppgaven? Jeg skjønner ikke helt hva som skjer med klokkepulsen her. I fasiten skal Q1 bli 0, 0, 0, 1, 0... men jeg får 0, 0, 1, 0.....

Alle utgangene er lave til å begynne med, men etter at Q0 (som begynner å toggle etter første klokkepuls) har blitt 1, blir ikke J1=K1=1 og Q1 toggler og går fra 0 til 1 ved neste klokkepuls (som er når Q0 går lav)?

 

Legger ved bilde av oppgaven og fasiten.