Nye, små halvledere blir raskere utslitt av varme og stress

[Redaksjonen.]

Nye, små halvledere blir raskere utslitt av varme og stress

[Simen1]

 

Sitat

Denne utviklingen er forsterket av måten man i dag pakker transistorer i en integrert krets. Her har man gått fra flate CMOS-prosesser til finFET, der en konvensjonell transistor dreies på siden slik at den ikke lenger er flat, men har tre dimensjoner med større overflateareal. Og når varmen er pakket mer inn, har den vanskeligere for å forlate transistoren naturlig.

Tidligere har man løst utfordringen med levetid med konservativ design, hvor det er lagt inn plass for varmen å slippe unna. Man har altså overdimensjonert brikkedesignet for å unngå overoppheting. Men dette er ikke nødvendigvis mulig når dimensjonene er nede på 5-10 nanometer.

Dette henger ikke på greip. Sånn røffly kan man si at når man krymper noden ett trinn (linære størrelser med faktoren roten av to, areal halveres) så halverer man også effekten f.eks fra 90 til 45 Watt, bevisst ved valg av ny lavere spenning. Men det gir igjen potensiale for å putte inn flere transistorer, rettere sagt flere prosessorkjerner, mer cache osv. I praksis dobler man antall transistorer til en viss kostpris (det som egentlig er moores lov) slik at arealet holdes på samme nivå som før krympinga. Ser man de langsiktige trendene så holder totalt areal seg stabilt. Billige prosessorer er fra 0,7 til 1,5 kvadratcentimeter store. Dyre prosessorer er opp mot 3 kvadratcentimeter, eller ennå mer dersom det er multi chip moduler (MCM). Sånn var det for 10 og 20 år siden også.

Man kan godt se på det som å ta to prosessorer på 90 Watt, halvere arealet og senke effekten til 45W, og lime de sammen til én ny prosessor på 90 Watt.

Men legg merke til hva som skjer med antall varmekilder / transistorer. 90W fordeles ut på dobbelt så mange transistorer som før. Det gir bedre varmefordeling enn det var. Varmen utvikles mer homogent utover hele prosessoren. Hotspots har blitt halvparten så varme og dobbelt så mange.

Elektromigrasjon er også et overdrevet problem. Det er ikke noe problem med mindre man pusher spenninga f.eks i forbindelse med overklokking. Her er en lengre artikkel om hvorfor.

[Aetius]

44 minutes ago, Redaksjonen. said:

Nye, små halvledere blir raskere utslitt av varme og stress

Dette må vel være såkalte ... mellomledere. Badoum-tish.

[FrihetensRegn]

Kanskje det er på tide å endre grunnstoffet brukt i transistoren fra silisium til et annet, mer temperaturmotstandig stoff? Karbon? Eller gjøre som Intel, der man holder seg til en eldre prosessteknikk som 14 nm og fortsetter forbedringene på samme noden. Men så har også Intel lagt frem planer som viser at de er på under 2 nm innen utgangen av dette tiåret.

[KjeRogJør]

Industriens og økonomenes våte drøm.

Dette følger vakkert bruk og kast-prinippet for å holde liv i økonomien, på bekostning av miljøet.

Noen slipper å tenke miljø, og tvinger oss andre til å kaste for og kjøpe nytt.

Så får vi ta skylden, og å få ansvaret for forurensningen, og å betale gebyrer.

Vi må bare tvinges, sorry lokkes til å kjøpe "bedre" produkter hele tiden, så går dette strålende,...feil vei...

Var det ikke veien til h....e som var brolagt med gode hensikter...(?)

 

[geir__hk]

26 minutes ago, KjeRogJør said:

Var det ikke veien til h....e som var brolagt med gode hensikter...(?)

Brosteinene måtte skiftes ut veldig ofte . .

[Gravitass]

FrihetensRegn skrev (3 timer siden):

Kanskje det er på tide å endre grunnstoffet brukt i transistoren fra silisium til et annet, mer temperaturmotstandig stoff? Karbon? Eller gjøre som Intel, der man holder seg til en eldre prosessteknikk som 14 nm og fortsetter forbedringene på samme noden. Men så har også Intel lagt frem planer som viser at de er på under 2 nm innen utgangen av dette tiåret.

Den store planen er å gå over til GaN (Gallium Nitrid?) https://en.wikipedia.org/wiki/Gallium_nitride

Det ser ut som om det er veldig lovende.

 

[sverreb]

5 hours ago, Simen1 said:

Elektromigrasjon er også et overdrevet problem. Det er ikke noe problem med mindre man pusher spenninga f.eks i forbindelse med overklokking. Her er en lengre artikkel om hvorfor.

Nja, det er kanskje det du opplever som en bruker av kretsene. Det er så avgjort ikke realiteten når du designer de. Levetid er en parameter som må designes for, og gjør du det feil, eller overser en av mekanismene kan du få en krets med dramatisk redusert levetid (Slik intel gjorde med Atom C2000, noe som kostet de dyrt)

Moderne CPU throttler seg selv basert på temperatur, og siden temperatur er en av de viktigste driverne for degradering vil ikke overklokking endre maksimaltemperaturen og påvirker dermed ikke temperaturrelatert degradering.

For temperaturens relasjon til degradering se https://en.wikipedia.org/wiki/Arrhenius_equation

5 hours ago, Simen1 said:

Det gir bedre varmefordeling enn det var. Varmen utvikles mer homogent utover hele prosessoren. Hotspots har blitt halvparten så varme og dobbelt så mange.

Hva som er stort og lite, lokalt og fordelt kommer an på tidsskalaen du bruker.

[55GE57GD]

Veien til h... er brolagt med gode forsetter og et brukervennlig brukergrensesnitt.

Pål Jensen

[PHCTF]

Er det noen som har en grei forklaring på hvorfor de ikke øker størrelsen på selve brikken? Ville man da ikke kunne øke antall transistorer, lage flere varmespredende baner osv? Det må da begynne å bli enklere å gjøre enn årevis med rnd fra Intel’s side blant annet. 
 

Forstår at det ikke er spesielt ønskelig i laptopper, smart telefoner osv, men for desktop og server PC er jo ikke arealet eller volumet som blir tatt opp av chippen, hovedkortet og kjøleren et spesielt problem. De kunne jo øke størrelsen på chippen med x2 kun med endring av HK og platen på kjølere(evt bedre kjølere ettersom mer varme må bort). 
 

Det er sikkert en god forklaring på det. Disse selskapene gjør nesten hva som helst for mer inntjening, men jeg klarer ikke å forestille meg hvorfor med den begrensede kunnskapen jeg har om dette. Hadde satt pris på om noen opplyste meg. 

[Greddi]

Silisium vaffel koster. Jo større brikker, desto mindre antall brikker pr vaffel, desto dyrere pris pr brikke. Betale 10000kr pr cpu for en i middelsjiktet er ikke akkurat salgbar.

[Taurean]

Trodde det var snakk om bedriftsledere.

[sverreb]

1 hour ago, PHCTF said:

Er det noen som har en grei forklaring på hvorfor de ikke øker størrelsen på selve brikken? Ville man da ikke kunne øke antall transistorer, lage flere varmespredende baner osv? Det må da begynne å bli enklere å gjøre enn årevis med rnd fra Intel’s side blant annet. 

Kostand og ytelse

En 200mm waferekvivalent* koster typisk US$2-5000. Mer silisium blir høyere kostnad. 

Produksjonen er heller ikke perfekt og yield vil være røft gitt med e^(-sqrt(AD)) hvor A er arealet og D defektdensiteten. Man kompenserer med redundante strukturer, men det gir kun en lineær skalering opp igjen. Så lager man for store kretser vil man rask oppleve å ha veldig dårlig yield som igjen øker den effektive kostnaden.

Større transistorer har mer kapasitans, og krever høyere spenning. Energiforbruket går opp proporsjonalt med produktet av kapasitansen og spenningen ^2. Få en mindre prosessnode gir en trippelgevinst i å senke energien pr. switching. Hvor mye man kan gjøre pr. areal i moderne silisium er i praksis effekttetthetsbegrenset, så når man senker spenningen øker man arbeid gjort med enhet areal med en faktor k/U^2

Det er verdt å nevne her at energiforbruket ovenfor er det dynamiske forbruket. I.e. den delen som er proporsjonalt med switchefrekvens. Vi har i tilegg statisk energiforbruk som er lekkasje gjennom kretsen uavhengig av aktivitet. ca rundt 65nm noden ble lekkasjen så høy at den dominerte. Etter det har man gjort diverse tiltak for å redusere lekkasjen igjen som bedre dielektrikum enn silisiumoksid, men lekkasjen går ubønnhørlig opp med kortere distanser mellom regioner med forskjellig spenning. Finfettransistorer er det nyeste og ett av de mest effektive tiltakene på å redusere lekkasje. Grunnen er at gaten omkranser finnen i motsetning til en klassisk FET hvor gaten ligger på toppen av kanalen. Dette reduserer dramatisk parasittiske lekkasjestrømmer gjennom kanalen og reduserer lekkasjeeffekten dramatisk, faktisk så mye at på de første finfetprosessene var vi nede på lekkasjer sammenlignbart med 350-180nm nodene 

Mindre kapasitans gir også raskere logikk, men her dominerer rutingen så metallsystemet må også krympes, noe som har vært vanskeligere historisk sett enn å krympe transistorene, derfor ser vi ikke lengre store økninger i klokkefrekvens.

*) Av historiske grunner regner man om prisene for større wafere til 200mm ekvivalenter slik at man lett kan sammenligne.

[sverreb]

1 hour ago, Greddi said:

Silisium vaffel koster. Jo større brikker, desto mindre antall brikker pr vaffel, desto dyrere pris pr brikke. Betale 10000kr pr cpu for en i middelsjiktet er ikke akkurat salgbar.

Bare så det er klart: Prisene på komponenter som CPUer er totalt drevet av markedets betalingsvilje. Produksjonskostnadene selv for high-end CPUene er sannsynligvis ikke over $40-80*. Mid-end og low end sniker seg nok gjerne under US$10.  Monopol er gøy.... (Men det er også litt urettferdig å bare se på produksjonskostnaden. Det er MYE R&D som ligger bak)

*) Og da har jeg tatt godt i på test og pakkekost.

Endret 8. juli 2020 av sverreb

[Greddi]

51 minutes ago, sverreb said:

Bare så det er klart: Prisene på komponenter som CPUer er totalt drevet av markedets betalingsvilje. Produksjonskostnadene selv for high-end CPUene er sannsynligvis ikke over $40-80*. Mid-end og low end sniker seg nok gjerne under US$10.  Monopol er gøy.... (Men det er også litt urettferdig å bare se på produksjonskostnaden. Det er MYE R&D som ligger bak)

*) Og da har jeg tatt godt i på test og pakkekost.

40-80 usd er kanskje for å produsere en til chip, men R&D er jo det som koster mest, sette opp en produduksjonlinje koster også. Det er en grunn til at AMD har hatt røde tall i lange tider. Jo bedre yields fører til mer chip, mer antall tilgjengelig chip, fører til billigere chip.

Endret 8. juli 2020 av Greddi