Gå til innhold

Ny teknologi forlenger Moores lov?


Anbefalte innlegg

Videoannonse
Annonse
Bare lurte på hvordan vi er i forhold til Moores lov nå om dagen: om vi henger etter eller er litt før..

 

Gla'nyheter dette =)

7740775[/snapback]

 

Moores lov lever fortsatt som sagt og jeg mener at det går litt opp og ned når det gjelder hvor vi ligger på skalaen. Men det viktigste er at den gjelder..

Lenke til kommentar

Her er det noe som er presentert feil for å si det mildt. skummet toppen av kildeartikkelen og den virket like snodig den også. Anner ikke hva dette egentlig skal være. Kanskje de klarer å sende signalene kjappere over lengre strekk internt på FPGA brikken og dermed gjør større brikker mer praktisk anvendbar. uansett høres det ut som en løsning på et problem som ikke eksisterer i dagens ASICs og CPU, GPU osv. siden løsningen er knyttet til FPGA som jo har en hel del ekstra utfordringer grunnet sitt generaliserte(flerbruks) produksjons konsept, men hva dette har med Moore's lov å gjøre er helt utenfor min forståelse. Noen har uansett missforstått ett eller annet helt hinsides, kanskje det bare er meg. :p

Lenke til kommentar

Man kan nok bruke Moores lov på det meste av ICer siden den tar for seg tetthetheten av transistorer hvor kostnaden per transistor er lavest. Ettersom flere transistorer blir presset inn på en brikke blir kostnaden per transistor mindre, men faren for at en transistor skal feile og føre til at brikken ikke virker ordentlig blir større. Hvis den økende kostnaden av feilende brikker blir balansert mot den reduserte kostnaden per transistor på større brikker vil det, som Moore observerte i 1965, være et visst antall transistorer eller kompleksitet som fører til et minimum kostnadsnivå.

 

Det står en hel del om dette på Wikipedia. http://en.wikipedia.org/wiki/Moore%27s_law

Lenke til kommentar
Man kan nok bruke Moores lov på det meste av ICer siden den tar for seg tetthetheten av transistorer hvor kostnaden per transistor er lavest. Ettersom flere transistorer blir presset inn på en brikke blir kostnaden per transistor mindre, men faren for at en transistor skal feile og føre til at brikken ikke virker ordentlig blir større. Hvis den økende kostnaden av feilende brikker blir balansert mot den reduserte kostnaden per transistor på større brikker vil det, som Moore observerte i 1965, være et visst antall transistorer eller kompleksitet som fører til et minimum kostnadsnivå.

 

Det står en hel del om dette på Wikipedia. http://en.wikipedia.org/wiki/Moore%27s_law

7743904[/snapback]

 

Det betyr vel at Moore er en av de mest feilsiterte personene i moderne historie. :D

Takk for forklaringen. Nå skjønner til og med jeg hva som menes med Moore's lov. :thumbup:

Lenke til kommentar

For å forklare litt nærmere. Så langt kunskapen min strekker til.

Denne teknikken vill ikke gi mindre transistor strukturer en det er i dag.

Dette er kun for å koble sammen transistorer, derfor sier artikkelen at det skal brukes i FPGA struktur.

Problemet ved transistorer som blir mindre og mindre er mange. Bare for å si en ting så vil en transistor på 50nm bredde og 50nm lengde og en antatt dybde på transistore på ca 12nm, vil ha ved normal heavy doping ha ca 100-200 doping atomer i transistoren. Ved så få doping atomer i transistoren har faktisk plaseringen av doping atomene noe å si for egenskapene til transistoren. (plaseringen av dem er random)

Dette gir en variasjon i Treshold spenningen til transistoren, statistisk ved nye chips hvor det er mange transistorer 4mill++ kan denne variasjonen i treshold være oppmot 180mV(altså fra laveste til høyeste treshold voltage). framtidens kretser hvor målet er å redusere strømbruken til kretsen, vil spennings nivå inn på kretsen være 1V. Dette gir at ved dagens standard at nesten ingen produserte kretser vil fungere. Dette på grunn av at alle transistorer må fungere, en feil og kretsen kastes. (håper dere skjønner hvorfor dem ikke vil fungere)

 

Så tilbake til den nye teknologien. Denne crossbrige strukuten gir at det er mulig å ha et "Fat tree" struktur.

Kort forklart gir det mulighet til å rute rundt defekte transistorer, altså du produserer en bunke med transistorer og bruker dem som fungerer.

Derfor kan det bare benyttes ved FPGA strukturer. (gidder ikke forklare hvorfor hvis du ikke vet hva en FPGA er så søk på nett)

 

Altså alt denne teknologien gjør er å gi mulighet til å bruke en chip med defekte transistorer.

Edit: som dermed gir at Mores lov oppretholdes, lavere kostnad grunnet høyere yield

(The proportion of devices on the wafer found to perform properly is referred to as the yield.)

 

Personlig så forsker jeg på noe det samme, men jeg forsker på en cross bridge nems struktur som er litt forskjellig fra den. Er bare student så ikke ta infoen som fakta, og beklager skrive feil.

 

Referanser:

1. Asen Asenov "Random dopant induced threshold voltage lowering and fluctation in sub-0.1um MOSFET`s: A 3-d "Atomistic" simulation Study"

2. James R Heath .... "A Defect-Tolerant Computer Architecture: Opportunities for Nanotechnology"

 

Sverre Hamre

Student

Tokyo institute of technology

Tokyo Japan

Endret av SverreJapan
Lenke til kommentar

Opprett en konto eller logg inn for å kommentere

Du må være et medlem for å kunne skrive en kommentar

Opprett konto

Det er enkelt å melde seg inn for å starte en ny konto!

Start en konto

Logg inn

Har du allerede en konto? Logg inn her.

Logg inn nå
×
×
  • Opprett ny...