Se opp for IBMs Ex5-servere

[int20h]

Nytt, spennende brikkesett åpner mange muligheter på IBMs Intel/AMD-servere.

 

Les mer

[Simen1]

IBM har denne måneden fornyet sin egen brikkesettsatsning og introdusert Ex5. Dette alene åpner for en del funksjonalitet man ikke har hatt tidligere, eks. ingen direkte kopling mellom CPU og minne (dvs. man trenger ikke lengre tenke på X antall minnemoduler pr. kjerne for å maksimere ytelse). Brikkesettet inneholder også utvidelser for virtualisering og fordeling av arbeid.

Hvordan får de en felles "minnepool" med AMD-prosessorer som har integrerte minnekontrollere? Hvordan ser dette ut skjematisk?

[DarkSlayer]

godt spørsmål...

 

Jeg vil jo tro at selv om minnekontrolleren er integrert, så vil chipsettet på en eller annen finurlig måte kunne fortelle at "goddag, ditt minne er fra x til y". Eller i det minste at minnekontrolleren finner ut om det er noe minne der ute:

- "hallooo? Er det noe minne der ute?"

- "spraak knitre ... det er minne fra x til y!"

 

Skulle det være noe slik, så vil jeg tro at det er implementert et "lag" i mellom med en brikke eller whatever, som rett og slett oversetter og mapper minne, og dermed kan opperere med 1 sett minne, men fordelt til ørten prosessorer.

 

Men det er vill gjetning siden google ikke var særlig informativ idag.

[Simen1]

Det er jo sånn det har fungert siden Opteron ble lansert i 2003. Minnet er i en stor logisk pool, mens minnetrafikken rutes gjennom HyperTransport-linkene dersom det ikke skulle ligge lokalt.

 

Men det som står i artikkelen er "ingen direkte kopling mellom CPU og minne" og at minnemengden dermed ikke lengre er bundet opp til hvor mye den integrerte minnekontrolleren takler.

 

Beskrivelsen i artikkelen høres ut som noe lignende gamle netburst-baserte Xeon MP. Altså at minnekontrolleren ligger i brikkesettet og at all minnetrafikk rutes via HyperTransport linkene. (På gamle Xeon MP ble det rutet via brikkesettet og FSB)