Xeon med 2 MB cache

[int20h]

Xeon med 2 MB cache

Intel har lansert en ny 64-bits Xeon-serie med 2 MB L2 cache, foreløpig tilgjengelig i tre versjoner fra 3,0- til 3,6 GHz. I løpet av tre måneder kommer Xeon MP "Potomac" med opptil 8 MB cache.

 

Les artikkelen her

[Boralis]

Ser bra ut det der,meeeget bra ut

[tbend]

Sammen med Intels pressemelding ble det annonsert at Höchstleistungsrechenzentrum (et universitet i Stuttgart) har kjøpt et super-cluster bygget på 400 Xeon-prosessorer med støtte for EM64T. Clusteret gir ca. 2,5 Teraflop prosesseringskraft og vil bli benyttet i komplekse forskningsøyemed.

 

Hehe, det finnes ikke en mellomting.

 

Fint å hatt på filservern det der.!

[EpziloN]

Sammen med Intels pressemelding ble det annonsert at Höchstleistungsrechenzentrum (et universitet i Stuttgart) har kjøpt et super-cluster bygget på 400 Xeon-prosessorer med støtte for EM64T. Clusteret gir ca. 2,5 Teraflop prosesseringskraft og vil bli benyttet i komplekse forskningsøyemed.

hvor mange poeng ville den maskina fått i 3dmark2k1 ?

 

Epz.

[Mr Anders]

Sammen med Intels pressemelding ble det annonsert at Höchstleistungsrechenzentrum (et universitet i Stuttgart) har kjøpt et super-cluster bygget på 400 Xeon-prosessorer med støtte for EM64T. Clusteret gir ca. 2,5 Teraflop prosesseringskraft og vil bli benyttet i komplekse forskningsøyemed.

hvor mange poeng ville den maskina fått i 3dmark2k1 ?

 

Epz.

Tilsvarende det du får på en helt singel P4 6xx serie CPU. Benchmarken er ikke flertrådet.

[tbend]

Men PCmark er flertrådet!

[lavizh]

Er jo fullstendig uinteressant hva denne CPU'n får i 3Dmark. Må bruke PCMark eller en annen syntetisk måleform.

[L03VIk]

Trenger jo ikke være en fordel at den har mange magabyte med cache.

Jo mer cache, jo treigere cache. Dessuten skal man jo fylle cachen med noe lurt også....

[el-asso]

Trenger jo ikke være en fordel at den har mange magabyte med cache.

Jo mer cache, jo treigere cache. Dessuten skal man jo fylle cachen med noe lurt også....

Nå bruker vel Xeon inclusive cache noe som gjør at den må ha en relativt stor L2 cache, men det blir vel fortsatt en avveing hvor stor den skal være i forhold til L1 og det med å "fylle den med noe lurt" uten at det går ut over ytelsen.

Vet ikke om Intel har funnet på noe nytt i den forbindelse ?

[Mr Anders]

Trenger jo ikke være en fordel at den har mange magabyte med cache.

Jo mer cache, jo treigere cache. Dessuten skal man jo fylle cachen med noe lurt også....

Nå bruker vel Xeon inclusive cache noe som gjør at den må ha en relativt stor L2 cache, men det blir vel fortsatt en avveing hvor stor den skal være i forhold til L1 og det med å "fylle den med noe lurt" uten at det går ut over ytelsen.

Vet ikke om Intel har funnet på noe nytt i den forbindelse ?

Å mappe 32k L1 cache eller så inn i en 1MB eller 2MB stor L2 cache tar vel ikke opp nevneverdig plass...

 

Når det gjelder å fylle den med noe fornuftig så er ikke det så komplisert implementert. Man baserer seg på at data og instruksjoner som ligger nærme hverandre i RAM vil bli brukt rimelig samtidig og man baserer seg på at data og instruksjoner som nettopp har vært brukt antagelig vil bli brukt igjen snart. Som oftest funker de to antagelsene helt greit. Dermed laster en opp en hel cache blokk også kalt linje av gangen. Det gjør at data og instruksjoner som ligger nære hverandre i RAM blir lastet opp til cache siden en blokk er større enn den datamengden en får ved en enkelt minnereferanse. Deretter sørger en for å hele tiden kaste ut av cache det som har ligget der lengst _ubrukt_. Det sikrer at data og instruksjoner som nettopp har vært brukt blir liggende i cache. En kaster ikke ut noe før det begynner å bli fullt og man får bruk for plassen til nye data.

 

I tillegg kommer prefetch som kan generere minnereferanser som programmet bare kanskje kommer til å få bruk for. Dette gjøres ved å lese adresser koblet til branch og jump instruksjoner. Prefetch sørger vel også for å ligge et godt stykke forran i løypa i forhold til pekeren til gjeldende instruksjon rett og slett ved å inkrementere verdien en del.

Endret 15. februar 2005 av Mr Anders

[snorreh]

Den skuffende nyheten med disse nye Xeon DP med 2MB cache er at strømforbruket samtidig har øket til hele 110 Watt, samt at det tilhørende Intel-brikkesettet fortsatt ikke støtter IOMMU som vil medføre dårlig I/O-ytelse i 64-bits modus.

[el-asso]

Nå bruker vel Xeon inclusive cache noe som gjør at den må ha en relativt stor L2 cache,

Å mappe 32k L1 cache eller så inn i en 1MB eller 2MB stor L2 cache tar vel ikke opp nevneverdig plass...

Hørt om ikke å tenke før en skriver

(Så du mener L1 cachen får plass i den 31 ganger større L2 cachen )

 

 

I en pressemelding skrives det at selskapet i løpet av 90 dager kommer til å introdusere en Xeon MP CPU med støtte for opptil 8 MB L3 cache.

 

Det blir vel det samme her da, at 2MB av L3 cache går "vekk" til duplisering av L2 siden det fortsatt er snakk om inclusive, eller er det noe annet når det gjelder L3 ?

Endret 15. februar 2005 av el-asso

[Mr Anders]

I en pressemelding skrives det at selskapet i løpet av 90 dager kommer til å introdusere en Xeon MP CPU med støtte for opptil 8 MB L3 cache.

 

Det blir vel det samme her da, at 2MB av L3 cache går "vekk" til duplisering av L2 siden det fortsatt er snakk om inclusive, eller er det noe annet når det gjelder L3 ?

Nå vet jeg ikke hvor stor L2 disse vil ha (1MB eller 2 MB), men et blir nok slik ja. Gevinsten rettferdiggjør imidlertid denne tilsynelatende sløsingen. Når en bruker inclusive cache så skjermer en høyere nivå cache for cache coherency trafikk i stor grad. Det gjør høyere nivå cache enklere og raskere. Siden forsinkelse er viktigere enn kapasitet i cache så er dette en grei trade off.

 

Ser forøvrig at nye 2MB versjonen får 7 ekstra watt og at chipsettet mangler IOMMU hvilket kan ha negativ innflytelse på ytelsen til foreldede low-end I/O kontrollere som ikke kan aksessere mer enn 4GB minne i high-end systemer som er utstyrt med dette. Det første er jo litt synd.

[el_salvad]

Den skuffende nyheten med disse nye Xeon DP med 2MB cache er at strømforbruket samtidig har øket til hele 110 Watt, samt at det tilhørende Intel-brikkesettet fortsatt ikke støtter IOMMU som vil medføre dårlig I/O-ytelse i 64-bits modus.

Sjokk at du fant noe skuffende! Ser meget bra ut dette, denne dytter jo også vekk en Opteron 252 også så.. Blir bra å se hva Potomac kan gjøre!