Ny Xeon-prosessor på trappene

[int20h]

Ny Xeon-prosessor på trappene

Det sies at Intel i dag kommer til å lansere en ny Xeon-prosessor, spesielt rettet mot 4-veis servere. Den er basert på Gallatin-kjernen og har klokkefrekvens på 3 GHz.

 

Les artikkelen her

[Coffie=JavaCode]

Vet at dette høres helt sykt ut, men tranformasjonen til 90nm vil gjøre det mye vanskeliger å kjøle den. Jeg vet godt at prosessoren blir kjøligere, men det er mye mindre kontaktområde. Hovedkortet vil også skape mer varme siden høyere FSB.

Dette kommer til å skape store problemer, noe P4E har oppdaget. Intel er jammen på nedtur for tiden.

[BolleKalle]

Den nye Gallatin XP mp er ikke med 533mhz, men 400mhz, dette bør endres i artikkelen, hvis jeg ikke har misforstått skribent. "Prestonia" varianten med 2MB L3 cache har 533. Med 400mhz fsb i et 4-veis system er Xeon fremdeles søppel sammenliknet med AMD Opteron. (AnandTech)

Xeon får 800mhz fsb med 90nm og Prescott basert kjerne, da får Opteron noe å bryne seg på (men kommer til å være best 4-veis uansett til uti 2005, siden "Potomac" ikke kommer før da), da mesteparten av den sinnsyke 4MB L3 cachen går med på å begrense 400mhz flaskehalsen som den er i dag.

Endret 2. mars 2004 av HeRbie

[ØysteinI]

Vet at dette høres helt sykt ut, men tranformasjonen til 90nm vil gjøre det mye vanskeliger å kjøle den. Jeg vet godt at prosessoren blir kjøligere, men det er mye mindre kontaktområde. Hovedkortet vil også skape mer varme siden høyere FSB.

Dette kommer til å skape store problemer, noe P4E har oppdaget. Intel er jammen på nedtur for tiden.

Strømforbruket har også en tendens til å gå i taket pga. strømlekasjer. Det var aldri et problem før 180nm. Det kom en svak tendens til det ved overgang til 130nm. Det ble et enormt problem for intel ved 90nm.

 

Vel å merke, er hvis man ikke gjør noe med det (som Silicon-on-Insulator, Strained Silicon, Strained Silicon-on-Insulator osv osv)

 

Så ikke bare blir strømforbruket høyere (men dog noe lavere kjernespenning), men arealet blir også mindre => virkelig vanskelig å få transportert vekk varmen

[snorreh]

"Prestonia" varianten med 2MB L3 cache har 533. Med 400mhz fsb i et 4-veis system er Xeon fremdeles søppel sammenliknet med AMD Opteron. (AnandTech)

Xeon får 800mhz fsb med 90nm og Prescott basert kjerne, da får Opteron noe å bryne seg på (men kommer til å være best 4-veis uansett til uti 2005, siden "Potomac" ikke kommer før da), da mesteparten av den sinnsyke 4MB L3 cachen går med på å begrense 400mhz flaskehalsen som den er i dag.

Enig!

 

Jeg synes det er rart at Intel foretrekker å øke cachen fremfor å lage en bedre buss-løsning, men kanskje det er billigere og enklere å implementere?

Endret 2. mars 2004 av snorreh

[stigfjel]

Gjenstår å se hvordan AMD takler overgangen til 90nm. Hvis AMD takler dette bedre enn Intel, trenger man ikke tenke over hvilken CPU som kommer til å dominere mest.

[Dollar]

Gjenstår å se hvordan AMD takler overgangen til 90nm. Hvis AMD takler dette bedre enn Intel, trenger man ikke tenke over hvilken CPU som kommer til å dominere mest.

Riktig, det er og vil stadig være Pentium/Xeon. Uavhengig av hvor glatt AMD's overgang til 90nm blir har de ikke produksjons kapasitet til å utfordre Intel.

Endret 2. mars 2004 av Dollar

[snorreh]

Gjenstår å se hvordan AMD takler overgangen til 90nm. Hvis AMD takler dette bedre enn Intel, trenger man ikke tenke over hvilken CPU som kommer til å dominere mest.

Riktig, det er og vil stadig være Pentium/Xeon. Uavhengig av hvor glatt AMD's overgang til 90nm blir har de ikke produksjons kapasitet til å utfordre Intel.

Ja, Intel har veldig mange fabrikker rundt om i verden som kan produsere Xeon i stort volum hvis nødvendig. Likevel vil kjernestørrelsen til Xeon med mye L3 cache bli større enn Opteron og sånn sett dyrere i produksjon. Opteron er klart bedre egnet for flerprosessor-systemer enn Xeon, men Intel kan alltid dumpe prisene sine for å forhindre at Opteron tar ytterligere markedsandeler bort fra Xeon.

[blackbrrd]

og her er en link til en test mellom Xeon 3,0 ghz MP 4mb l3 cache (a) vs opteron 848 (b):

 

http://www.anandtech.com/IT/showdoc.html?i=1982

 

(kort oppsummert: i 2CPU oppsett gjorde a) det like bra som b), til og med marginalt bedre, mens i 4 CPU oppsett slo b) konsekvent a). Opteron skalerer som ventet bedre med andre ord.)

[snorreh]

blackbrrd: Takk for den!

 

Se også denne testen:

http://www.aceshardware.com/read.jsp?id=60000275

 

"To resume: the Opteron simply destroys the competition.

[Knick Knack]

En behøver vel ikke være rakettforsker for å se at Edit: 3.2GB/s (bra jeg ikke er rakettforsker ) ikke kan fore 4 3GHz Xeon prosessorer. Er likevel enig med Anandtech i at Xeon henger merkverdig godt med til tross for langt dårligere båndbredde. Når Xeon kommer på 800FSB så vil nok dette jevne seg ut noe mer.

 

Uansett så har Anand helt rett i at FSB arkitekturen begynner å bli foreldet. Enten må en finne en måte å øke busshastigheten vesentlig på, eller (helst) velge en annen topologi. Så langt jeg kan se (det bør være et stykke på dette området ) så kan Intel velge maskenett med distribuert minne slik AMD har gjort (vel, det vises ikke så godt at det er et maskenett før på 4- og 8-way) eller ring slik SGI NUMAlink benytter i enkelte implementasjoner. Buss topologi slik Intel benytter nå er først og fremst en enkel og billig løsning, ikke akkurat en veldig kraftig variant.

 

Jeg har imidlertid en magefølelse som tilsier at Intel ikke kommer til å velge noen av de overnevnte til en eventuell fremtidig topologi. De har allerede begynt å jukse med arbiter kretser til bruk internt i dual og multicore prosessorer. Denne kan fint benyttes i noe som kan sammenlignes med en stjernetopologi. For 2-way systemer vil den minne mer om et Y-ledd (se for deg to CPU'er koblet direkte til chipsettet via hver sin "point to point" FSB.). Fordelen vil være marginalt bedre ytelse enn både buss og maske i 2-way og vesentlig bedre i 4-way. Så hvorfor er det ikke i utstrakt bruk allerede? Fordi det enten vil kreve mer komplekse hovedkort (flere lag) eller en buss som kan overføre mer data på færre linjer enn det Intel benytter i dag. Eksempler på eksisterende busser som minner om de kravene vi her snakker om er HyperTransport og RAMBUS interconnect.

 

Vel, da var det på tide å gjemme krystallkula før noen kommer å tar den.

Endret 2. mars 2004 av Knick Knack

[snorreh]

Enig, Knick Knack

 

En behøver vel ikke være rakettforsker for å se at 6.4GB/s ikke kan fore 4 3GHz Xeon prosessorer.

Nei, men problemet er at Xeon MP bare har en delt 400MHz FSB med maks båndbredde på 3.2GB/s og det gjør saken enda verre. Denne flaskehalsen som Xeon MP har vil fortsette å være der selv om Intel øker cache eller bruker arbiter kretser. Anandtech sa det også meget bra i sin test:

 

"First remember that each Opteron has its own on-die North Bridge and memory controller, so there are no external chipsets to deal with. Each Opteron CPU features three point-to-point Hyper Transport links, delivering 3.2GB/s of bandwidth in each direction (6.4GB/s full duplex). The advantage is clear: as you scale the number of CPUs in an Opteron server there are no FSB bottlenecks to worry about. Scalability on the Opteron is king, which is the result of designing the platform first and foremost for enterprise level server applications.

 

Intel may be able to add 64-bit extensions to their Xeon MPs, but the performance bottlenecks that exist today will continue to plague the Xeon line until there's a fundamental architecture change."

 

Endret 2. mars 2004 av snorreh

[Knick Knack]

Enig, Knick Knack

 

En behøver vel ikke være rakettforsker for å se at 6.4GB/s ikke kan fore 4 3GHz Xeon prosessorer.

Nei, men problemet er at Xeon MP bare har en delt 400MHz FSB med maks båndbredde på 3.2GB/s og det gjør saken enda verre. Denne flaskehalsen som Xeon MP har vil fortsette å være der selv om Intel øker cache eller bruker arbiter kretser.

njoda, jeg har rettet det nå.

 

Tror nok 6.4GB/s bør holde bra (men ikke i massevis) til 4 Xeon prosessorer i området 3-4GHz til typisk server last. Den er skjelden veldig minnebåndbredde intensiv. Ser jo at 3.2GB/s holder greit til 3GHz Xeon på 2-way i de fleste tilfeller.

 

Om arbiter kretser kan løse problemet kommer helt ann på hvor og hvordan en implementerer dem. Slik de er ment brukt internt på fremtidige dual og multicore chiper fra Intel så løser de naturlig nok ikke opp i flaskehalser eksternt!

[BolleKalle]

Hvorfor står det fremdeles at Gallatin har 533mhz fsb i artikkelen? Det er jo litt feil.